[Raiku]

link :: Tomshardware

...ning nagu ise ütleb "...ei olnud antud projekti puhul saavutus mitte kõva klokk vaid stabiilsus sellise kloki juures..."

[lamp]

Njaa aga mis dual ddr400 nad seal räägivad.. kui seal on dual 358
Lisaks võrdlused imevad vilinal.. oleks taht näha ikka dualddr vs rambus benche sama cpu kiiruse juures..
jne jne.

[Raiku]

[XYZ]

Rambus... üks test seal ju oli kus rambus konf oli parim (winace test) ja seda ainult tänu rambus mälule.

[A-Circus.]

Yhes testis sai 4,1 P4 2,0 Athloni käest ära.
Tase.

[LordVader]

Sittagi ei saanud aru - mis FSB seal siis lopuks kasutusel oli nende DDR'idega?

[wicked]

179Mhz, nagu sellelt WCPUID pildilt näha võib

http://www17.tomshardware.com/cpu/20021216/p4_41-04.html

[NecroDave]

Kuda sa sellist looma jahutad

[wicked]

Vb loeks artikli läbi ja ei hiilgaks siin niisama

[NecroDave]

No jah kompressoriga

[LordVader]

[Raiku]

[LordVader]

[General]

[LordVader]

[rasm007]

see ju peris haigelt kiire

[stepzter]

[LordVader]

[stepzter]

[LordVader]

[stepzter]

[LordVader]

[stepzter]

WTF, sa ise ka said aru sellest?

FSB kasutab andmevahetuseks 64 andmetraati, kuhu pannakse vastavalt siis kas 0 pinge või mingid voldid, mida ma peast ei mäleta paari pingetraati millega neid pingeid võrreldakse ja kellatraati, kus jookseb ruutsignaal, mille taktis vaadatakse pingeid andmetraatidel. Loogika lülitusi saab triggerima panna kas pinge tõusu või languse järgi ja kuna korrektset ruutsignaali on raskem kõrge sagedusega tekitada, kui andmesignaali, siis kasutatakse mõlemat äärt ära. P4 FSB on isegi niikaugele läinud, et ühe kellatraadi asemel on kaks tükki, mille peal on omavahel 90' nihutatud ruutsignaalid, millel mõlemate langevad ja tõusvatel äärtel tsekitakse andmetraatide pinget. Seega korrektne oleks öelda, et kellasagedus on 100MHz, andmesagedus on 400MHz.

Ja CPU võtab enda sageduse tegelikult FSB pealt ja korrutab seda, et saada enda sagedust. Ja mäluga sünkroniseerimist sõna otses mõttes ei toimu protsessoris, see toimub mälukontrolleris. Need wait-stated, mida sa eeldad protsessoris olevat on hoopis muu värk. Üks korralik seitsmenda põlvkonna protsessor suudab käskude järjekorda endale sobivalt ümber tõsta mingites piirides ning omab mitu taset vahemälu. P4 puhul on kasutusel 2 tasemeline inclusive vahemälu skeem. See tähendab, et kui tuleb käsk, mis loeb mälust andmeid registrisse, siis kõigepealt pöördutakse L1 ja L2 cachede poole. Kui L1 selle leiab, siis 2 takti pärast on need andmed olemas, ja L2 otsing tühistatakse. Kui L1'st ei leita (L1 miss), siis oodatakse L2 vastust (7 takti), kui seal ka ei ole, siis saadetakse FSB peale päring, et neid andmeid saada. See võtab sõltuvalt protsessori ja mälu kiirusest 100-500 takti. Niikaua, kuni mälust lugemise käsu jaoks andmeid leitud ei ole, ei ole loomulikult võimalik ka täita muid käske, mis seda registrit kasutavad, või sõltuvad käskudest, mis seda regsitrit kasutavad. Et aga protsessor niikaua niisama jalgu ei kõlgutaks (mälust lugemise käske on päris suur protsent tavaliselt), täidetakse neid sõltumatuid käske, mis suudetakse nende hulgast leida, mis mahuvad protsessori ümberjärjestamise aknasse ära. Kui need otsa saavad, siis ei ole protsessoril muud teha, kui niisama istuda, kuni vajalikud andmed leitakse. Sellest tulenevalt saabki kategoriseerida programme põhiliselt bandwithist sõltuvaks, kus protsessoril on suhteliselt palju teha, sel ajal kui mälu taga oodatakse, põhiliselt latentsusest sõltuvaks, kui praktiliselt midagi ei ole niikaua teha, kuni andmed on kätte saadud ja põhiliselt prosa kellast sõltuvaks, kui kas ei vajata palju andmeid, või andmed leitakse kenasti vahemälust ülesse. Reaalsetel programmidel on alati mingi segu nendest kolmest käitumisest.
Protsessorist FSB'd mööda mälukontrolleritesse info saatmine toimub FIFO queue (first in-first out) abil, ehk kui protsessor tahab sinna midagi saata, siis pistab need sinna torusse ja FSB kontroller võtab FSB taktis sealt torust andmeid ja saadab siinile, see eriti latentsust ei lisa, kuna see FIFO töötab CPU sagedusel. Mälukontrolleris endas on asi lihtne, kui mälu ja FSB töötavad ühes taktis, aga kui erinevad taktid on, siis peab kasutama ka FIFO't, mis seal töötab nii palju aeglasemalt, et lisab täiesti arvestatava koguse latentsust mälu päringule.

[General]

[wazaa]

Ai krt athlon sai ikka ysna haledalt aga AMD rulz ikka